QFN 間隔紙 QFN Spacer Paper｜半導體封裝抗靜電隔離紙
半導體封裝 QFN（Quad Flat No-leads）IC 載盤之間的抗靜電隔離紙 — 基重 1.56 GM/m²、規格 78±1mm × 258mm、PE/PET 材質含抗靜電塗層（表面電阻 10^6-10^9 Ω）。防止 IC 在運輸間摩擦產生靜電損傷、適配 FAB 後段封裝、JEDEC 載盤運輸、Wafer 載盤墊紙等半導體 ESD 防護需求。
QFN 間隔紙是半導體封裝後段運輸過程中防止 IC 之間摩擦產生靜電（ESD）損傷的關鍵耗材。QFN IC 排列在 JEDEC 載盤內、堆疊運輸時若無隔離紙、IC 之間相互摩擦會產生足以擊穿 MOSFET 閘極氧化層的靜電脈衝、造成 IC 永久失效。間隔紙的雙重保護機制為：物理隔離（以紙張隔開、避免接觸摩擦）+ 抗靜電塗層（10^6-10^9 Ω 表面電阻緩慢導走電荷）。
嘉鴻關係企業供應新竹科學園區一帶半導體 FAB 後段封裝廠、IC 載盤倉儲、晶圓代工廠 ESD 防護耗材。本系列規格符合 JEDEC 標準 IC 載盤尺寸（78×258 mm）、可依客戶實際載盤需求客製化尺寸與基重。
規格表
| 項目 | 規格 / 內容 |
|---|---|
| 產品類型 | QFN（Quad Flat No-leads）IC 載盤層間用抗靜電隔離紙 |
| 基重 | 1.56 GM/m²（超輕量級、半導體封裝專用） |
| 標準尺寸 | 78 ± 1 mm（寬）× 258 mm（長）— 符合 JEDEC 標準 IC 載盤 |
| 厚度（推算） | 依原廠規格 |
| 材質 | PE / PET 基材 + 抗靜電塗層 |
| 表面電阻 | 10⁶ – 10⁹ Ω（屬 ANSI/ESD S541 的 Dissipative / 靜電消散等級） |
| 抗靜電性能標準 | ANSI/ESD S541（由舊版 EIA-541 修訂而來） |
| 適用 IC 類型 | QFN、QFP、BGA、LGA 等各種無引腳 / 短引腳封裝 IC |
| RoHS / REACH | 符合（可提供合規證明） |
※ 規格為半導體業界一般範圍，實際選型須依客戶 JEDEC 載盤尺寸、IC 類型、運輸條件、靜電敏感等級（HBM / MM / CDM）而定（一般情況，仍需視個案而定）。
應用情境
1. QFN IC 載盤層間隔離
晶圓代工廠後段封裝完成的 QFN IC 排列在 JEDEC 載盤內、層層堆疊運輸；每層之間夾一張間隔紙、避免 IC 焊接面與相鄰 IC 接觸摩擦產生靜電。
2. JEDEC 載盤墊底
JEDEC 載盤底層墊一張間隔紙、防止載盤金屬底面與 IC 直接接觸、同時提供電荷消散通道。
3. 跨廠運輸 ESD 防護
FAB → 封裝廠 → 測試廠 → 終端客戶的跨廠運輸路徑中、IC 多次裝卸、間隔紙提供整段運輸鏈的 ESD 持續防護。
4. Wafer 載盤墊紙
未切割 Wafer 在運輸或暫存時、Wafer 之間或 Wafer 與載盤之間用間隔紙做物理 + 靜電雙重隔離。本系列尺寸偏 IC 載盤、Wafer 用建議客製大尺寸版本。
選型重點
| 使用場景 | 建議基重 | 建議表面電阻 | 備註 |
|---|---|---|---|
| QFN / QFP 小 IC 載盤層間 | 1.5 – 2 GM/m² | 10⁶ – 10⁸ Ω | 本系列規格適用 |
| BGA / LGA 大 IC 載盤層間 | 2 – 3 GM/m² | 10⁶ – 10⁹ Ω | 稍重基重承載大尺寸 |
| Wafer 之間（200/300 mm） | 3 – 5 GM/m² | 10⁶ – 10⁸ Ω | 客製大尺寸圓形 / 方形 |
| 電子模組 / PCBA 散料包裝 | 10 – 15 GM/m² | 10⁷ – 10⁹ Ω | 較重基重防壓變形 |
| 無塵環境敏感應用 | 1.5 GM/m²（本系列） | 10⁶ – 10⁸ Ω | 低粉塵、低脫屑塗層 |
為什麼 QFN IC 在 JEDEC 載盤內會被靜電損壞？
摩擦靜電（Tribocharging）原理：兩種介電物質（IC 封裝樹脂 vs JEDEC 載盤塑膠 vs 相鄰 IC）相互摩擦時、電子會從一個物質轉移到另一個、產生電位差。即使是輕微振動、QFN IC 在塑膠載盤內滑動就足以累積數百到數千 V 的靜電電位。
QFN IC 內部 MOSFET 的閘極氧化層只有 1-3 奈米厚、可承受電壓只有 5-20 V。靜電一旦超過 IC 的 HBM（Human Body Model）耐受等級，就可能造成閘極氧化層擊穿、IC 永久失效。一片載盤裡如果幾顆 IC 被靜電擊穿但封裝外觀完整、客戶上機焊接後測試時才會發現「批號 X 的 IC 良率異常」、追溯極困難。
基重 vs 表面電阻：兩個獨立軸線、別搞混
採購端最常見的選型錯誤是把「基重」跟「表面電阻」當成同一件事，或以為基重越重防護越好。實際上兩個是完全獨立的軸線：
| 指標 | 意義 | 影響 | 數值範圍 |
|---|---|---|---|
| 基重 GM/m² | 紙張單位面積重量、影響厚度與柔軟度 | 物理隔離效能、IC 接觸風險 | 1.5（超輕）／2-3（中量）／10-15（重量） |
| 表面電阻 Ω | 靜電消散能力、來自抗靜電塗層配方 | ESD 防護等級 | <10⁴（Conductive）／10⁴～<10¹¹（Dissipative）／≥10¹¹（Insulative） |
| 厚度（衍生） | 由基重 + 紙張密度決定 | 堆疊高度、JEDEC 載盤層數 | 依原廠規格為準 |
| 柔軟度 | 基重越輕越柔軟 | IC 刮傷風險 | 1.5 GM/m² 適合精密 IC |
關鍵：兩者要同時看。基重 15 GM/m² 厚硬的紙就算表面電阻是 Dissipative 也不適合 QFN；基重 1.5 GM/m² 薄軟但表面電阻是 Insulative 就完全沒 ESD 防護。本系列（1.56 GM/m² + 10⁶-10⁹ Ω Dissipative）剛好是半導體封裝 QFN 的黃金組合。
ANSI/ESD S541 包裝材料的表面電阻三級
ANSI/ESD S20.20 是美國 ESD 協會發布的「ESD 控制計畫」標準；包裝材料則依 ANSI/ESD S541（由舊版 EIA-541 修訂而來）按表面電阻分三級：
| 等級 | 表面電阻範圍 | 典型材料 | 適用 IC |
|---|---|---|---|
| Conductive 導電性 | < 1×10⁴ Ω | 金屬化袋（鋁箔複合）、導電泡棉 | GaN 功率元件、高頻 RF、車用 IC（HBM 耐受等級較低者） |
| Dissipative 靜電消散 | 1×10⁴ – <1×10¹¹ Ω（本商品 10⁶ – 10⁹ Ω） | QFN 間隔紙（本系列）、抗靜電袋、抗靜電泡棉 | QFN / QFP / BGA / LGA |
| Insulative 絕緣 | ≥ 1×10¹¹ Ω | 一般 PE / PP 塑膠袋、紙板 | 非靜電敏感元件（被動元件、機構零件） |
為什麼不選 Conductive 等級最強的？Conductive 等級（< 10⁴ Ω）放電速度太快、可能在 IC 接觸瞬間造成突波（Discharge Spike）反而傷 IC。Dissipative 等級的「緩慢導走」設計就是為了避免這個問題。除非元件對外部電磁干擾極度敏感（如車用功率 IC、軍規）、否則 Dissipative 是半導體封裝的黃金標準。
儲存實務 Tips
- 真空抗潮包裝開封後建議 30 天內用完：抗靜電塗層可能吸水降解、超過 30 天前先抽測表面電阻、超出 10⁶-10⁹ Ω 範圍就要更換批次。FAB 環境（22°C、45% RH）下 7-14 天最佳（一般經驗值，實際依原廠規格與使用條件為準）。
- 跨廠運輸建議「載盤內間隔紙 + 載盤外金屬化袋」雙重防護：JEDEC 載盤內每層 IC 用 Dissipative 間隔紙隔離（防摩擦靜電）；整個載盤再裝 Conductive 金屬化袋（防外部 EMI/EMP）。雙重防護成本不高但能涵蓋運輸環節中各種 ESD 風險。
- 認證文件管理：採購時要求供應商提供：依 ANSI/ESD STM11.11 量測的表面電阻測試報告（每批號）、RoHS / REACH 符合性宣告。客戶端品保稽核時通常會查核這些文件。
標準出處
- ANSI/ESD S20.20《靜電放電控制計畫》
發布機構：EOS/ESD Association, Inc. - ANSI/ESD S541《包裝材料》
發布機構：EOS/ESD Association, Inc. - ANSI/ESD STM11.11《靜電消散平面材料的表面電阻量測》
發布機構：EOS/ESD Association, Inc. - RoHS 指令 2011/65/EU《Restriction of Hazardous Substances in EEE》
發布機構：European Commission（歐盟執委會） - REACH 法規 (EC) No 1907/2006
發布機構：European Commission（歐盟執委會）
