COB 是什麼：Chip On Board 的製程流程、和 IC 封裝的差別、和 SMT 的先後，從認識到評估要不要用的 5 個階段

COB（Chip On Board，板上晶片）是把沒有封裝的裸晶直接黏在電路板上，用打線連到板上的焊墊，再用封膠把晶片和線蓋起來。一篇研討會論文寫，COB 是裸晶市場裡成熟、較大的一塊，製程分成固晶、打線、封膠三個基本步驟；和 SMT 零件放在同一塊板子時，原則上先做哪一邊都可以，但一般先做 SMT 的流程比較單純，尤其 COB 有好的清潔步驟時，並建議用電漿清洗等步驟準備接合面。同一家電路板製造與組裝廠的兩篇文章寫，COB 少了封裝那一層，通常更小、更薄，但裸晶比較脆弱、怕汙染，打線封膠以後也不能像封裝零件那樣拆下重焊；要不要用，要把占板面積、成本、重工、環境保護、設計複雜度與開發時程一起看。 本文談的是 COB 是什麼、製程怎麼走、和 SMT 怎麼排先後；打線機與點膠機的參數怎麼調、覆晶（Flip Chip）與底部填充的細節，不在範圍內。分成 5 個階段：

• 階段①｜先認識 COB： 是什麼、從哪裡來、和覆晶差在哪。
• 階段②｜和 IC 封裝差在哪： 連接方式、保護、外形、散熱、拿取、成本與重工。
• 階段③｜製程：固晶、打線、封膠： 三個步驟各要注意什麼。
• 階段④｜和 SMT 的先後與清潔： 先做哪一邊、為什麼打線前要清潔、裸晶怎麼拿。
• 階段⑤｜檢查，以及評估要不要用 COB： 目視檢查，和五個要一起看的因素。

下面每個階段寫：怎麼做、公開資料怎麼說，有對應時再寫嘉鴻能幫的；來源、例外與整理放在文末的「備註」。此為一般情況，仍需視個案而定。

階段①：先認識 COB

怎麼做：

• 先弄清楚 COB 指的是什麼：把要打線的裸晶直接裝在電路板上，叫做 COB，是裸晶市場裡成熟、較大的一塊；它有四個特徵：裸晶裝在基板或電路板上、用導電或不導電的環氧樹脂固定、用打線做電氣連接、用一層保護殼（封膠）蓋住（來源 1）。
• 裸晶和封裝裡的晶片是同一種：晶片產品裡容易取得的是裸晶，和多數單顆封裝裡用的晶片相同，在封裝裡，它們是打線到導線架或基板上（來源 1）。
• 少了封裝那一步：一般 SMT（Surface Mount Technology，表面黏著技術）用的零件，是晶片廠先把晶片封在有引腳或錫球的保護殼裡，再焊到電路板上；COB 把這一步拿掉，裸晶直接黏到板上、連線，再就地封膠（來源 3）。
• 常見的樣子：封膠常是黑色的環氧樹脂，堆成一個圓頂或小黑點，COB 模組有時從這個圓頂或小黑點被認出來（來源 3）。
• 「1.5 級封裝」：COB 把零件封裝和板子組裝合成一道製程，業界有時把它叫做介於晶片級封裝與板級組裝之間的「1.5 級封裝」（來源 3）。
• COB 有時專指 COB LED：「COB」有時被拿來泛稱 COB LED 模組，那是用這種方法做的一種照明產品；本文和來源 3 一樣，談的是組裝方法。
• 裸晶直接裝在基板上不是新東西：裸晶直接裝在多晶片基板上，1960 年代就開始用，航太的混合模組是早期的例子；1990 年代中期 BGA（Ball Grid Array，球柵陣列）與晶片尺寸封裝出現後，業界開始大舉轉向面陣列的封裝（來源 1）。
• COB 和覆晶的分別：沒有外殼的裸晶有兩種裝法：COB 是晶片正面朝上、用打線連到板子；覆晶是在晶片焊墊上做凸塊、把晶片翻過來正面朝下接到板子上，不需要打線與固晶膠（來源 2）。

公開資料怎麼說： 一篇放在 IPC 技術資源庫的研討會論文（檔案標 2003 年 9 月製作；作者來自一個裸晶產品的業者聯盟）寫：裸晶直接裝在多晶片基板上，從 1960 年代就在用，航太的混合模組是早期的例子，技術穩定發展到 1990 年代中期，BGA 與晶片尺寸封裝出現後，業界開始大舉轉向面陣列封裝；晶片產品裡容易取得的是裸晶，和多數單顆封裝裡用的晶片相同；把打線的晶片直接裝在電路板上叫 COB，是裸晶市場裡成熟、較大的一塊；COB 的特徵是裸晶裝在基板或電路板上、以導電或不導電的環氧樹脂固定、以打線連接、以保護殼封住。一個電子組裝產業網站上的設計專欄（2004 年 6 月；作者是一家 IC 封裝技術公司的應用工程師）寫：為了縮小產品，不少公司在 SMT 設計裡用了沒有外殼的裸晶，裝法有 COB 與覆晶兩種；COB 的晶片正面朝上，以金線打線連到基板；覆晶不需要打線與固晶膠，晶片焊墊上先做好凸塊。一家電路板製造與組裝廠的部落格文章（頁面標 2026 年 7 月 10 日更新；這家廠提供 COB 組裝服務）寫：COB 是把裸晶直接裝到基板（通常是電路板）上，不先封進塑膠或陶瓷封裝，連好線後用封膠保護，常見的是黑色環氧樹脂的圓頂；省掉封裝這一步，COB 常被說成晶片級的組裝方法，和放置封裝好零件的 SMT 不同；業界有時叫它「1.5 級封裝」；「COB」有時被拿來泛稱 COB LED 模組（備註表 1）。

階段②：和 IC 封裝差在哪

怎麼做：

• 連接方式不同：COB 用打線，封裝零件用焊錫（引腳或錫球）（來源 3）。
• 保護什麼時候加：封裝零件的保護，出廠前就做在封裝裡；COB 的保護，是組裝後才上的封膠（來源 3）。
• 外形：沒有獨立的封裝本體，COB 模組通常更小、更薄（來源 3）；裝上去的面積接近晶片本身（來源 4）。
• 散熱：晶片和基板之間沒有封裝材料，在很多設計裡，熱可以更直接散出去（來源 3）。
• 多顆晶片可以靠得很近：有時可以把多顆晶片放在同一片基板上、彼此靠近，做成小型的多晶片模組（來源 3）。
• 拿取比較敏感：裸晶比封裝零件脆弱，也更怕汙染，要在受控的條件下拿取（來源 3）。
• 成本要算，不要先假設：裸晶的單價常比封裝好的便宜，省了封裝基板、導線架與模封；但 COB 要打線設備、固晶材料與封膠點膠，這些步驟有自己的設備與設定成本；量少到中量時，固定成本可能抵掉裸晶省下的錢，量大時每片省下的封裝費用往往會累積；要用實際的晶片成本、目標產量與製程費用算過，不要先假設 COB 一定比較便宜（來源 4）。
• 重工：打線、封膠以後，晶片不能像封裝零件那樣拆下來重焊；晶片壞了，通常那個位置的組件就報廢（來源 4）。

公開資料怎麼說： 前面那篇部落格文章寫：一般 SMT 是晶片廠先把晶片封在有引腳或錫球的保護殼裡，再焊到電路板上，封裝提供保護、統一焊墊外形、讓拿取簡單；COB 把這一步拿掉，裸晶直接黏到板上、連線、封膠。COB 模組通常更小更薄，熱在很多設計裡可以更直接散出，裸晶比封裝零件脆弱、怕汙染，要在受控的條件下拿取，多顆晶片有時可以靠近放在同一片基板上；文章的對照表把兩者分成晶片狀態、連接方式、保護、外形、拿取敏感度五項比較。同一家廠的另一篇部落格文章（頁面標 2026 年 7 月 28 日更新）寫：COB 去掉晶片與板子之間的封裝層，裝上去的面積接近晶片本身；裸晶常比封裝好的便宜，但打線設備、固晶材料與封膠點膠有自己的設備與設定成本，量少到中量時可能抵掉省下的，量大時封裝的節省往往會累積，要用實際數字算，不要假設 COB 本來就比較便宜；晶片打線並以封膠蓋住後，就不能像封裝零件那樣拆下重焊，壞的晶片通常讓那個位置的組件報廢（備註表 2）。

階段③：製程：固晶、打線、封膠

怎麼做：

• 三個基本步驟：固晶（把晶片黏到基板）、打線（把晶片的焊墊連到基板的線路）、封膠（保護晶片與線）（來源 1、3）。
• 固晶：上膠、放晶片、固化：固晶讓晶片牢牢固定在基板上，要先上膠、再精準放晶片，然後讓膠固化（來源 1）；依用的膠，也可能同時提供電或熱的連接（來源 3）。
• 固晶膠要什麼：附著力高、導熱與導電好、製程溫度可以接受；常見的是含銀的環氧樹脂，也有銀玻璃膏與液態焊料，多用在高功率的應用（來源 1）；固晶膠也不能損害板面線路的機械完整性，也不能影響它蓋住的電信號（來源 2）。幾種固晶材料的長處與限制，見備註表 3。
• 上膠的方式：依晶片大小，可以點膠、鋼板印刷或針轉印，點膠常用（膜狀的膠除外）；點膠的圖形依晶片大小與形狀而定，但都要讓膠層沒有空洞（來源 1）。
• 放晶片：要準、方向要對、要平；放進膠裡時要施壓，確保附著，也決定膠層厚度；放的方向與精度，會直接影響打線的長度和晶片周圍要留的淨空與間距；後面如果還有底部填充等步驟，放晶片時就要先考慮（來源 1）。
• 放晶片的流程：用基準點辨識基板、取晶片、影像與角度校正、放下；晶片可以用晶圓、華夫盒（Waffle Pack）或捲帶供料，怎麼選看前段製程、晶圓良率、晶片大小與分類需求（來源 1）。
• 打線：打線機把細線（常見是鋁線或金線）焊在晶片的每個焊墊和基板上對應的焊墊之間（來源 1）；來源 2 描述的是連到基板上鍍金的焊墊。
• 金線球焊與鋁線楔焊：現在多數 IC 的連線用金線熱超音波球焊，它需要的溫度比熱壓焊低，可以用在塑膠、積層板與較敏感的晶片上；鋁線超音波楔焊在室溫進行，主要把鋁線焊到金或鋁的焊墊上（來源 1）；兩種的長處與限制，見備註表 3。
• 封膠：封膠保護晶片和線，避免在拿取與後續製程時受損，方式有液態點膠與轉注成型，看應用而定；較大的模組、裝在大型混合技術基板上的晶片，通常用液態封膠（來源 1）；常見的是環氧樹脂膠點（Glob Top），擋住水氣、灰塵與碰觸（來源 3）；也可以用噴或浸的保形塗層蓋住所有零件，或在組裝後蓋上預先成型的蓋子（來源 2）。
• 封膠材料要什麼：透濕低、能擋住游離離子、能擋紫外線、可見光與 α 粒子，機械、電氣與物理性質要好，介電常數要低、導熱要好；要依應用與使用條件來選（來源 1）。

公開資料怎麼說： 前面那篇研討會論文寫：COB 組裝有三個基本步驟：固晶、打線、封膠；固晶要上膠、精準放晶片、再固化；打線機把細線（通常是鋁或金）焊在晶片焊墊與基板焊墊之間，兩端焊墊都要乾淨，焊點才牢、良率才高；封膠保護晶片與線，在某些系統級封裝的應用裡也當作打標記的表面，方式是液態點膠或轉注成型；固晶膠要附著力高、導熱導電好、製程溫度可接受，常見的是含銀的環氧樹脂，高功率常用銀玻璃膏與液態焊料；上膠以點膠常用，膠層要沒有空洞；放晶片要準、方向對、平整，放進膠裡時要施壓，確保附著，也決定膠層厚度；晶片可用晶圓、華夫盒或捲帶供料；現在多數 IC 用金線熱超音波球焊，鋁線超音波楔焊在室溫進行；較大的模組通常用液態封膠，封膠材料要透濕低、擋游離離子、介電常數低、導熱好。前面那個設計專欄寫：固晶膠不能損害板面線路的機械完整性，也不能影響它蓋住的電信號；晶片焊墊以很細的金線或鋁線連到基板上鍍金的焊墊；打線後，晶片與焊點區通常以封膠或保形塗層保護，封膠用點膠，保形塗層用噴或浸，也可以在組裝後蓋上預先成型的蓋子。前面那篇部落格文章把封膠寫成常見的環氧樹脂膠點，用來擋水氣、灰塵與碰觸（備註表 3）。

階段④：和 SMT 的先後與清潔

怎麼做：

• 先決定先做 SMT 還是 COB：同一塊板子上有 COB 和 SMT 零件時，製程順序可能很關鍵；原則上 COB 可以在 SMT 之前或之後做，但一般先做 SMT 的流程比較單純，尤其 COB 有好的清潔步驟時（來源 1）。
• 打線前要清潔接合面：建議用電漿清洗之類的步驟準備接合面（來源 1）；固晶與打線之前要先清潔那個區域，常見的是電漿清洗，讓固晶與打線的介面可靠（來源 2）。
• 為什麼要清潔：接合時表面不乾淨，打線的良率會低、可靠度會差；多數打線問題是有機汙染造成的，可以用氧或氬的電漿，或比較簡單的紫外線臭氧清除；有些汙染和焊墊化學結合，要在晶圓階段處理（來源 1）。
• 很薄的汙染也有影響：論文引的一份研究發現，幾埃（Å）厚的碳膜就會影響打線，清乾淨的金面（碳少於 1 Å）在 150 °C 就能可靠地打線，論文寫這對熱超音波打線是偏低的溫度（來源 1）。
• 裸晶要小心拿：裸晶比封裝零件脆弱，也更怕汙染，要在受控的條件下拿取（來源 3）。
• 板上的空間要先留：晶片放的方向與精度會影響打線長度與淨空（來源 1）；COB 有焊墊佈局、打線線弧高度與淨空、封膠點膠圖形等規則，是一般封裝零件的佈局不需要的（來源 4）。

公開資料怎麼說： 前面那篇研討會論文寫：COB 和 SMT 零件放在同一片基板時，組裝順序的設計可能很關鍵；原則上 COB 可在 SMT 之前或之後，但一般先做 SMT 流程較單純，特別是 COB 有好的清潔製程時；建議用電漿清洗等步驟準備接合面；接合時表面不乾淨，打線的良率低、可靠度差；過去很少有專為打線設計的清潔步驟，高可靠度的混合電路業先開始在打線前做分子級的清潔；有些汙染和焊墊化學結合，要在晶圓階段清；多數打線問題是有機汙染，可以用氧或氬電漿，或較簡單的紫外線臭氧，在封裝階段去除；論文引的一份研究發現幾埃厚的碳膜就會影響打線，論文也附了電漿清洗與沒清洗的表面在打線缺陷上的比較曲線。前面那個設計專欄寫：固晶與打線前，那個區域要先清潔，常見的是電漿清洗。前面那篇部落格文章寫：裸晶比封裝零件脆弱、怕汙染，要在受控的條件下拿取。同一家廠的另一篇文章寫：COB 有封裝零件佈局不需要的焊墊佈局、線弧高度與淨空、膠點點膠圖形等規則（備註表 4）。

一個封膠相關清潔的例子：模封實驗做到第 12 次，結果顯示電漿是顯著因子，助焊劑清洗不是顯著因子，清洗時間也不是越長越好。底填端有助焊劑殘留問題，依文獻研究的說法，連續清洗 10 分鐘較好、化學藥劑能改善清洗結果、用 50 倍顯微鏡檢查就足夠，並計畫嘗試活性較低的助焊劑與奈米氣泡清洗。會議結論寫電漿的功率與時間不宜過度。結論只有顯著與否，沒有數值，文獻的說法也不是自己的實驗。這個例子是模封與底填，不是 COB 的點膠封膠；可以提醒的是：封膠前的清潔，電漿與助焊劑清洗要分開看各自的影響，電漿也不是越強越久越好，引用文獻的做法時要分清楚哪些是自己試出來的。

嘉鴻能幫的：

• 打線、封膠前要做電漿清洗時，〈在線式真空電漿清洗機〉商品頁寫「晶圓、COB 封裝與相機模組在打線、點膠、封膠之前，表面若殘留有機物或活性不足，後段的附著力與良率就守不住。」用途列了「各類晶圓與 COB 封裝的精密清洗」，是串在前後線體之間的在線式機型。
• 研發、打樣或中小量時，〈箱式真空電漿清洗機〉商品頁寫是箱式機型、單機放料取料，用途列了「打線（Wire Bond）前處理」；射頻功率 0 到 600 W、13.56 MHz。

階段⑤：檢查，以及評估要不要用 COB

怎麼做：

• 目視檢查是關鍵：COB 的品質與良率靠良好的製造習慣，目視檢查是成功的關鍵；基板、固晶、打線與封膠的缺陷都可能用目視檢出，包括電測抓不到的（來源 1）。
• 要不要用：五個因素一起看：占板面積、量產時的成本、重工、環境保護、設計複雜度與開發時程；沒有單一個因素能決定，要對照產品與產量一起評估（來源 4）。
• 占板面積：板面空間是主要的限制時（例如穿戴裝置、小型感測模組、手持儀器），省空間常是選 COB 的主要理由；外殼放得下一般封裝零件時，這個好處就沒那麼重要（來源 4）。
• 成本：見階段②，要用實際數字算（來源 4）。
• 重工：這一點常是關鍵，而且對 COB 不利；要能在現場維修，或晶片良率還沒摸清楚、試產期需要重工的彈性時，COB 的風險較高；晶片良率已經清楚、這一層本來就當作不修時，影響較小（來源 4）。
• 環境保護：沒有氣密封裝時，封膠保護裸晶與打線；產品會遇到濕氣、振動，或在現場常被拿取時，這是實在的好處；產品已經裝在密封良好的外殼裡時，好處就較小（來源 4）。
• 設計與時程：COB 要多一套焊墊佈局、線弧高度與淨空、封膠點膠圖形的規則，也要靠組裝廠有驗證過的固晶與打線能力，多數情況還要有穩定的已知良好晶片（Known-Good Die）供應；時程緊、團隊沒有什麼裸晶經驗時，要及早預留設計修改的時間（來源 4）。
• 哪些情況要重新考慮：要能在現場維修、晶片良率還沒驗證、板面空間其實不緊，或那顆料號沒有穩定的已知良好晶片供應時，這家廠寫一般 SMT 或 BGA 封裝常是較務實的選擇（來源 4）。
• 常見的用途：LED 模組（多顆 LED 晶片放在同一片基板、同一層封膠下）、感測器、穿戴裝置，以及智慧卡、小型相機模組等空間有限的產品；這只是常見的例子，不是完整清單（來源 3）。

公開資料怎麼說： 前面那篇研討會論文寫：COB 的品質與良率靠良好的製造習慣，目視檢查是成功的關鍵；基板、固晶、打線與封膠的缺陷都可能用目視檢出，包括電測等其他方法抓不到的。前面那篇談 COB 何時划算的部落格文章寫：決定通常看五個實際的因素：占板面積、量產時的成本、重工、環境保護、設計複雜度與時程；板面空間是主要限制時，省空間常是主要理由；重工常是關鍵，而且對 COB 不利，打線並封膠後不能像封裝零件那樣拆下重焊；封膠在沒有氣密封裝時保護裸晶與打線，產品已在密封良好的外殼裡時好處較小；COB 要多一套佈局規則、靠組裝廠的固晶與打線能力，也要有已知良好晶片的供應；要能現場維修、良率未驗證、空間不緊或缺已知良好晶片供應時，一般 SMT 或 BGA 常是較務實的選擇；沒有單一因素能決定，要一起評估。前面那篇談 COB 是什麼的部落格文章寫：常見用途有 LED 模組、感測器、穿戴裝置、智慧卡與小型相機模組等，這是常見的例子而不是完整清單，每個產品要看自己的電氣、熱與機械需求（備註表 5）。

嘉鴻能幫的：

• 固晶、打線、封膠後要目視檢查、留下照片紀錄時，可用 7 吋數位顯微鏡 拍照記錄（商品頁寫 JH-G1200 是 1 到 1,200 倍連續變焦（JH-G1600 是 1 到 1,600 倍）、鏡頭角度可調以避開反光，可拍照錄影留品管紀錄；存檔用的記憶卡，商品頁寫含於進階配件組）。
• 嘉鴻工程部可以協助看 PCB 設計好不好生產，包括拼板。

常見問題

Q1：COB 和 COB LED 是同一個東西嗎？

不完全一樣：COB 是一種組裝方法，把裸晶直接黏在電路板上、打線再封膠；COB LED 是用這種方法做出來的照明產品，把多顆 LED 晶片放在同一片基板、同一層封膠下。上網搜「COB」時，結果常是燈具與光源，若您要找的是電路板上的裸晶組裝，可以加「打線」「板上晶片」「Chip On Board 製程」等字一起搜。除了 LED 模組，感測器、穿戴裝置、智慧卡、小型相機模組也常用 COB 組裝（見本頁階段①、⑤）。

Q2：COB 的打線焊墊，電路板要用哪種表面處理？

要先和板廠、負責打線的組裝廠一起確認，表面處理要配合線材與打線方式來選。本頁引用的設計專欄，寫的是把細金線或鋁線連到基板上鍍金的焊墊；ENEPIG（化鎳鈀浸金）在美國馬里蘭大學先進生命週期工程中心（CALCE）一篇 2014 年 11 月的文獻回顧裡，被提到有人稱它為從打線到焊錫連接都能用的「通用表面處理」，但作者也指出它在電路板上的表現仍有需要補做的測試。同一塊板上同時有 SMT 焊墊與打線焊墊時，下單前請把兩種焊墊的需求一起寫給板廠，並用打樣板實際打線驗證。

Q3：COB 封膠後晶片壞了，可以修嗎？要怎麼減少報廢？

通常不能修：晶片打線並以封膠蓋住後，不能像封裝零件那樣拆下重焊，那個位置的組件通常就報廢（見本頁階段②）。比較實際的做法是把檢查往前排，在打線後、封膠前先做目視檢查；本頁引用的論文寫，基板、固晶、打線的缺陷都可能用目視檢出，包括電測抓不到的。封膠前要不要再加一道電性或功能測試，依您的產品與組裝廠的能力決定（見本頁階段⑤）。

Q4：先做 SMT 再做 COB，打線前要注意什麼？

先做完 SMT 的板子，回焊與清洗留下的殘留可能落在之後要固晶、打線的區域，打線前要把那一區清乾淨。本頁引用的論文寫，多數打線問題是有機汙染造成的，幾埃厚的碳膜就會影響打線，可以用氧或氬的電漿或紫外線臭氧清除。助焊劑殘留要不要先洗、用什麼洗，和電漿清洗是兩件事，建議分開驗證各自的效果，電漿的功率與時間也不宜過度（見本頁階段④）。

備註：來源與例外

以下給需要核對的人看，不看也不影響上面的做法。晶片供應商、打線與點膠設備廠、膠材廠的資料，您的產品規範與您自己的驗證，和本文不同時，以它們為準。

各階段的出處

表 1｜COB 是什麼

來源：見各列。

表 2｜COB 和封裝零件

來源：前五列是來源 3 的對照表，重工一列是來源 4；成本不在表裡，要看晶片成本、產量與製程費用（來源 4）。

表 3｜固晶材料與打線方式

來源：1（論文的表 1 與打線參數整理；固晶材料表引自論文所列的參考書）。兩種打線都要控制功率、力量、時間、線徑、線長、間距與接合表面的狀況；金線球焊另外要控制溫度，鋁線楔焊另外要控制接合角度與正打或反打（來源 1）。

表 4｜和 SMT 的先後與清潔

來源：見各列。

表 5｜要不要用 COB 的五個因素

來源：4。表格把每個因素的兩種情況並列，是照來源 4 各段的寫法整理成表。

例外與限制

• 看到什麼：本文讀到的是 4 份公開資料：一篇研討會論文（來源 1）、一篇產業網站的設計專欄（來源 2），以及同一家電路板製造與組裝廠的兩篇部落格文章（來源 3、4）；沒有讀到 COB 的標準條文。
• 有立場的來源：來源 3、4 出自提供 COB 組裝服務的廠商；兩篇文末是這家廠的服務介紹，沒有引用。
• 年代：來源 1、2 是 2003、2004 年的資料，打線、固晶與封膠的設備與材料之後有很多進展；論文裡的數字（例如碳膜厚度、打線溫度）是它引用的研究條件，不是通用值。
• 範圍：打線機與點膠機的參數、覆晶與底部填充、COB 的可靠度驗證、晶片的靜電防護，不在這一篇的範圍。
• 本文的整理：表 5 的並列方式，以及圖 1 到圖 3（圖 2 依來源 1、3，圖 3 依來源 4），是本文的整理；其餘句子都能在來源或嘉鴻的頁面找到對應的敘述。
• 嘉鴻的頁面：「嘉鴻能幫的」只寫嘉鴻工程部的協助範圍、站上已發佈頁面的原句與商品頁的描述；商品規格以商品頁為準，連結文字沒有寫商品頁的型號與廠牌。

本文為一般情況的整理，不是標準條文的轉述，也不是對某一家晶片供應商、設備廠或組裝廠的背書，更不構成對您產品與製程的保證。請以晶片供應商、設備廠與膠材廠的資料、您的產品規範，以及您自己的驗證為準；此為一般情況，仍需視個案而定。